特長

• レーンごとのジッタ注入制御によるパラレル（x16）ジッタ許容テスト
• レーンごとの電圧、スキュー、ノイズ注入制御
• レーンごとの送信および受信のイコライゼーションとレーンごとのハードウェア・クロック・リカバリ（CDR）
• 自動較正された位相遅延によるソース同期バス・テスト
• 直感的に操作できるPython言語をベースとした最先端のプログラミング環境
• 帯域外デバイス制御のためのシングルエンドまたは差動低速デジタルI/O

機能

SV7Cは、複雑化する電子部品や基板設計のテスト・検証要件に対応する並列高速テスタです。最大 28 Gbps で動作し、16 の独立したパターンジェネレータと 16 の独立したシグナル/データアナライザを備えた SV7C は、オールインワンの位相整合ビットエラー率テスタ（BERT）とプロトコルエ クササイザとアナライザで、PCIe、Ethernet、USB、JESD204C といったインタフェースに対して自己完結型の機能および物理層 テストと測定能力を備えています。

SV7Cは、フィードフォワード等化機能付きパターンジェネレータ、プログラマブル等化機能付きエラー検出器、フル機能プロトコルエクササイザ、フル機能プロトコルアナライザといった複数のツールを1つに統合しています。高度に並列化されたシステムにおけるクロストークやチャネル間のばらつきについて、これまでにない洞察を得ることができます。